Contenidos
¿Qué afirmación describe una unidad lógica?
ARM utiliza un modelo de carga-almacenamiento para el acceso a la memoria, lo que significa que sólo las instrucciones de carga/almacenamiento (LDR y STR) pueden acceder a la memoria. Mientras que en x86 la mayoría de las instrucciones pueden operar directamente sobre los datos de la memoria, en ARM los datos deben pasar de la memoria a los registros antes de ser operados. Esto significa que incrementar un valor de 32 bits en una dirección de memoria particular en ARM requeriría tres tipos de instrucciones (cargar, incrementar y almacenar) para cargar primero el valor en una dirección particular en un registro, incrementarlo dentro del registro, y almacenarlo de nuevo en la memoria desde el registro.
Para explicar los fundamentos de las operaciones de carga y almacenamiento en ARM, comenzamos con un ejemplo básico y continuamos con tres formas básicas de desplazamiento con tres modos de dirección diferentes para cada forma de desplazamiento. Para cada ejemplo usaremos la misma pieza de código ensamblador con una forma de offset LDR/STR diferente, para mantenerlo simple. La mejor manera de seguir esta parte del tutorial es ejecutar los ejemplos de código en un depurador (GDB) en tu entorno de laboratorio.
¿Qué afirmación describe el registro de arranque maestro (mbr)?
En informática, una caché (/kæʃ/ (escuchar) KASH)[1] es un componente de hardware o software que almacena datos para que las futuras solicitudes de esos datos puedan ser atendidas más rápidamente; los datos almacenados en una caché pueden ser el resultado de un cálculo anterior o una copia de datos almacenados en otro lugar. Un éxito de la caché se produce cuando los datos solicitados se encuentran en la caché, mientras que un fallo de la caché se produce cuando no se pueden encontrar. Los aciertos de caché se sirven leyendo datos de la caché, lo que es más rápido que volver a calcular un resultado o leer de un almacén de datos más lento; por lo tanto, cuantas más peticiones puedan servirse de la caché, más rápido funcionará el sistema[2].
Para ser rentables y permitir un uso eficiente de los datos, las cachés deben ser relativamente pequeñas. Sin embargo, las cachés han demostrado su eficacia en muchas áreas de la informática, ya que las aplicaciones informáticas típicas acceden a los datos con un alto grado de localidad de referencia. Dichos patrones de acceso presentan una localidad temporal, en la que se solicitan datos que ya han sido solicitados recientemente, y una localidad espacial, en la que se solicitan datos que están almacenados físicamente cerca de los datos que ya han sido solicitados.
¿Qué característica de un sistema operativo le permite soportar dos o más cpus?
Este capítulo presenta y elabora el estilo arquitectónico Representational State Transfer (REST) para sistemas hipermedia distribuidos, describiendo los principios de ingeniería de software que guían a REST y las restricciones de interacción elegidas para mantener esos principios, a la vez que los contrasta con las restricciones de otros estilos arquitectónicos. REST es un estilo híbrido derivado de varios de los estilos arquitectónicos basados en la red descritos en el capítulo 3 y combinado con restricciones adicionales que definen una interfaz de conector uniforme. El marco de la arquitectura de software del capítulo 1 se utiliza para definir los elementos arquitectónicos de REST y examinar ejemplos de vistas de procesos, conectores y datos de arquitecturas prototípicas.
La lógica de diseño de la arquitectura web puede describirse mediante un estilo arquitectónico que consiste en el conjunto de restricciones aplicadas a los elementos de la arquitectura. Al examinar el impacto de cada restricción a medida que se añade al estilo en evolución, podemos identificar las propiedades inducidas por las restricciones de la Web. A continuación, se pueden aplicar restricciones adicionales para formar un nuevo estilo arquitectónico que refleje mejor las propiedades deseadas de una arquitectura Web moderna. Esta sección proporciona una visión general de REST, recorriendo el proceso de derivación como estilo arquitectónico. En secciones posteriores se describirán con más detalle las restricciones específicas que componen el estilo REST.
¿Qué afirmación describe una partición extendida?
Una caché de CPU es una caché de hardware utilizada por la unidad central de procesamiento (CPU) de un ordenador para reducir el coste medio (tiempo o energía) de acceder a los datos de la memoria principal[1] Una caché es una memoria más pequeña y rápida, situada más cerca del núcleo del procesador, que almacena copias de los datos de las ubicaciones de la memoria principal más utilizadas. La mayoría de las CPUs tienen una jerarquía de múltiples niveles de caché (L1, L2, a menudo L3, y raramente incluso L4), con diferentes cachés específicas de instrucciones y de datos en el nivel 1.
Existen otros tipos de cachés (que no se contabilizan en el “tamaño de caché” de las cachés más importantes mencionadas anteriormente), como la memoria intermedia de traducción (TLB), que forma parte de la unidad de gestión de memoria (MMU) que tienen la mayoría de las CPU.
Cuando se intenta leer o escribir en una ubicación de la memoria principal, el procesador comprueba si los datos de esa ubicación ya están en la caché. Si es así, el procesador leerá o escribirá en la caché en lugar de en la memoria principal, que es mucho más lenta.
Se utiliza para acelerar la traducción de direcciones virtuales a físicas tanto para las instrucciones ejecutables como para los datos. Se puede proporcionar un único TLB para acceder tanto a las instrucciones como a los datos, o se puede proporcionar un TLB de instrucciones (ITLB) y un TLB de datos (DTLB) por separado. Sin embargo, la caché TLB forma parte de la unidad de gestión de memoria (MMU) y no está directamente relacionada con las cachés de la CPU.